Informatik Adressdecoder und RAM (Aufgabe)?

1 Antwort

Ich denke, Du schaust Dir das nochmal etwas an.

Du hast 7 A-Lines, also auch bis zu 2^7 adressierbare Speicherstellen.

Auch bei c d e solltest Du nachbessern.

Bei f muß ich passen, weil ich nicht weiß, worauf die Frage hinaus will.

------

Eventuell will f irgendwie darauf hinaus, daß Du eine Form von Latching für den Buszugang brauchst, oder allgemeiner ein Arbiter ... aber k.a. was ihr da bisher gemacht habt oder was genau gemeint sein könnte.


uuu2s 
Fragesteller
 26.07.2021, 02:35

Danke!

Das bedeutet aber doch, dass zumindest a) richtig ist, oder?

b) 2hoch7

c) 2 hoch 4? Bin mir hier immer noch unschlüssig bei der Frage

d) Hier denke ich, dass es 001 sind, da der Adressdecoder, wenn er diese Bit-Zahlen bekommt, doch den CS1 anspricht, oder? Und dieser „aktiviert“ dann den RAM2

So dachte ich zumindest. Es ist ja nicht so, dass A0-A3 hier gemeint ist, oder?

e) wüsste ich auch nicht, was zu verbessern wäre. Sorry, stehe total aufm Schlauch.

Diese Art von Aufgabe hatten wir leider noch nicht, das kam mal vor Jahren in einer Klausur dran. Im Bezug auf die Klausurvorbereitung wollte ich dennoch diese mal berechnen.

Danke für die Antwort aber wie genau sind denn diese Aufgabenteile zu verbessern?

Liebe Grüße

0
KarlRanseierIII  26.07.2021, 02:46
@uuu2s

b) Ja, sicher.

c) 2^4 Speicherstellen (nutzt 4 A.Lines), also 16 Speicherstellen. Du muß noch die Bits angeben, ne?

d) Soweit richtig, das ist aber nur der Prefix, bei 001 aktiviert der A-Decoder vermutlich CS1 (ist ja nicht dokumentiert, daher nur eine gerechtfertigte Annahme). Die nächsten 4 Bits sind die Adresse innerhalb des Bausteines. Also Adresse 0b001 0000 - 0b001 1111

e) Naja, im Prinziup wie beim angegebenen Chip, Du nimmst halt eine andere CS, mußt ihn aber sowohl mit dem Datenbus als auch Adressbuss verknüpfen.

1